Design for Higher Performance and Lower Power with OpenCL on FPGAs

La richiesta di prestazioni sempre più elevate in termini di throughput e di latenza nel mondo della computazione embedded ha portato all’adozione di piattaforme hardware (processori multicore e GPU) e linguaggi di programmazione software paralleli. I dispositivi FPGA, grazie alla granularità estremamente fine della loro architettura e al loro basso consumo di potenza, rappresentano la piattaforma ideale per lo sviluppo di algoritmi paralleli; il loro utilizzo è stato però finora limitato dalla complessità del flusso di progetto, basato su linguaggi specifici quali Verilog o VHDL, sulla traduzione manuale degli algoritmi in architetture, e su una conoscenza approfondita delle metodologie necessarie per la loro corretta implementazione. Altera ha risolto questo problema attraverso un compilatore che consente di implementare su FPGA algoritmi descritti nel linguaggio di programmazione OpenCL™ utilizzando la stessa metodologia di progetto software valida per qualsiasi altra piattaforma parallela.
La presentazione si apre con una descrizione dell’architettura dei dispositivi FPGA e dei vantaggi che la stessa offre nell’implementazione di algoritmi ad elevato parallelismo. Segue una introduzione allo standard OpenCL™ e al suo modello di programmazione parallela. Vengono poi descritte le caratteristiche del compilatore OpenCL Altera. Infine i risultati dell’implementazione di alcuni algoritmi paralleli vengono riportati e confrontati con quelli ottenuti su altre architetture.

Edizione 2014 nella track Track2.

Download


Livello
advanced
Lingua
IT
Durata
60 minuti
Tag
FPGA